PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-138434

(43)Date of publication of application: 23.07.1985

(51)Int.CI.

G01L 9/12

(21)Application number: 58-244783

(71)Applicant: FUJI ELECTRIC CO LTD

(22)Date of filing:

27.12.1983


(72)Inventor: NAKAMURA KIMIHIRO

TAMAI MITSURU

(54) MANUFACTURE OF SEMICONDUCTOR ELECTROSTATIC CAPACITY TYPE PRESSURE SENSOR (57)Abstract:

PURPOSE: To improve a temperature characteristic by a difference of a coefficient of thermal expansion, and also to prevent the breakdown of an electrode part at the time of forming a cavity by forming the electrode part for forming a capacitance together with a diaphragm part, by a P+ low resistance Si layer.

CONSTITUTION: A P+ layer 7 is formed to a thickness of a diaphragm on an Si single crystal substrate 8, and thereafter, an epitaxial layer 5 is grown to a thickness corresponding to an air-gap of a capacitance. Subsequently, a low resistance buried layer 6 is formed, and insulating layers 2, 9 are formed. Also, an opening is formed in the insulating layer 2 in order to make an Si electrode lead 15, and thereafter, a P+ low resistance Si layer 13 is formed, and an opening 3 is made so as to pass through this layer 13 and the insulating layer 2. Thereafter, metallic layers 1, 14 are formed, and a surface stabilizing layer 10 is formed on a diaphragm part 11.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国.特許庁(JP)

① 特許出願公告

29 特殊 許 公 報(B2)

 $\mathbf{平}3-80254$

®Int. Cl. * G 01 L 9/12 識別記号

庁内整理番号

❷❸公告 平成3年(1991)12月24日

9009-2F

発明の数 2 (全5頁)

❷発明の名称 半導体形静電容量式圧力センサの製造方法

> 创特 類 昭58-244783

❸公 開 昭60-138434

⊘3⊞ 願 昭58(1983)12月27日 ❸昭60(1985)7月23日

何発 明 村 公 神奈川県川崎市川崎区田辺新田1番1号 富士電機製造株 式会社内

@発 明 玉 #

神奈川県川崎市川崎区田辺新田1番1号 富士電機製造株

式会社内

勿出 願 人 富士電機株式会社 神奈川県川崎市川崎区田辺新田1番1号 四代 理

弁理士 並木 昭夫 外1名

満

審査官 小 林 昭 寛

❷参考文献 特開 昭57-64978 (JP, A)

1

切特許請求の範囲

1 Si単結晶基板 8 の一方の面のほぼ全域あるい は全域にわたつてP*拡散層7を形成する工程と、

前記P⁺拡散層 7 の上に所定厚さのSiエピタキ シャル層 5 を形成する工程と、

前記エピタキシヤル層5の一部に前記P+拡散 層7とつながる低抵抗埋込み層6を形成する工程 と、

前記エピタキシヤル層5の表面全域に薄膜状の 絶縁層2を形成する工程と、

前記エピタキシヤル層5の表面に形成された絶 緑暦2上に該絶緑暦2とほぼ同じ熱膨張係数を有 する薄膜状のP⁺低抵抗Si層 1 3 を形成するとと もに、前記低抵抗埋込み層 6 とつながるSi電極り ード15を形成する工程と、

前記P+低抵抗Si層13の一部および前記Si電 極リード15にそれぞれ金属層1、14を形成す る工程と、

前記P+低抵抗Si層 1 3 および絶縁層 2 を貫通 する閉口3を形成する工程と、

前配開口3を通じて前記エピタキシャル層5の エッチングを行うことにより空洞12を形成する 工程とを含み、

前記Si単結晶基板 8 の他方の面側に形成される

2

ダイヤフラム部 1 1 と前記P+低抵抗Si層 1 3 と の間に測定用キヤパシタンスを形成するようにし たことを特徴とする半導体形静電容量式圧力セン サの製造方法。

5 2 Si単結晶基板 8 の一方の面のほぼ全域にわた つてP⁺拡散層 7 を形成する工程と、

前記P*拡散層 7 の上の一部領域を除いて所定 厚さのSiエピタキシヤル層5を形成する工程と、

前記エピタキシャル層5の表面全域に薄膜状の 10 絶縁層2を形成する工程と、

前記エピタキシャル層5の表面に形成された絶 緑層2上に該絶緑層2とほぼ同じ熱膨張係数を有 する薄膜状のP⁺低抵抗Si層 13を形成する工程 ٤,

前記P+低抵抗Si層 1 3 の一部および前記P+拡 15 散層7にそれぞれ金属層1,4を形成する工程

前記P*低抵抗Si層13および絶縁層2を貫通 する閉口3を形成する工程と、

20 前記開口3を通じて前記エピタキシャル層5の エッチングを行うことにより空洞12を形成する 工程とを含み、

前記Si単結晶基板 8 の他方の面側に形成される ダイアフラム部11と前記P+低抵抗Si層13と 3

の間に測定用キヤパシタンスを形成するようにし たことを特徴とする半導体形静電容量式圧力セン サの製造方法。

発明の詳細な説明

(発明の属する技術分野)

この発明は、測定すべき圧力変化を静電容量的 に検出する半導体センサの製造方法に関する。 〔従来技術とその問題点〕

第1図はかかるセンサの従来例を示す断面図、 めの説明図である。第1図において、1は金属 層、2,9は絶縁層、3は開口、4は金属電極リ ード、5はSiエピタキシヤル層、6は低抵抗埋込 み層、7はP⁺層、8はSi単結晶基板、10は表 面安定化層、11はダイアフラム部、12は空洞 15 層9の開口との形状によつて決まる。 である。

Si単結晶基板 8 は主表面が (100) 面であり、 これにP*拡散層(1 al当たりの濃度が1020程度) 7が形成されていて、ダイアフラム部11および 8 の一方の面には窒化シリコン (Si₂N₄) 等の絶 緑層9が形成され、この絶緑層9と基板8の薄肉 部との表面には、ガラス等の表面安定化層 1 0 が 形成される。基板8の他面にはエピタキシャル層 つており、さらに他の部分には、P*拡散層7と 金属電極部4との接触を図るための低抵抗埋込み 層6が形成されている。また、Siエピタキシヤル 層5の上には、絶縁層9と同様にSi₃N₄等よりな 1が形成される。こうして、金属層 1とダイアフ ラム部11との間にキヤパシタンスが形成され、 測定圧力にてダイアフラム部11が変位すると、 これに応じてキャパシタンスが変化するので、圧 力を容量の変化として測定することができる。

こゝで、金属層1と絶縁層2とを質通する閉口 3は、アルカリ系の異方性エッチングによつて空 祠12を形成するときに、エッチング液を供給す るためのものとして形成される。つまり、開口3 グ(KOH系やエチレンジアミン・ピロカテコー ル系等が使用される。)を行なうと、先ず閉口3 付近からエツチングが始まり、徐々にエツチング が進む。そして、第2図に示されるように、幾何

学的形状によつて決まる(111)面が表われると、 そこでエツチングは殆んど進行しなくなる。これ は、異方性エツチング液が (111) 面を侵し難い からであり、したがつて、エピタキシャル層5に 5 現われる、エッチングされた面は(111)面と等 価な面となる。このように、第2図における横方 向のエッチングは(111)面によつて抑制される のに対し、縦方向は横方向のエッチングが抑制さ れた後も進行するが、最後的にはP+層7によつ 第2図はダイアフラム部の形成方法を説明するた 10 て抑制される。Si単結晶基板8のエッチングもこ れと同様にして行なわれ、その結果、Si単結晶基 板8に表われる面は(111)面と等価であり、こ れによつてエッチングの進行が制限される。な お、ダイアフラム部11の形状は、開口3と絶縁

しかしながら、かかる構造のセンサには、次の ような欠点がある。すなわち、上述の如く、異方 性化学エッチング液を用いて空洞12を形成する 際、発泡を伴う反応が生じて金属層1および絶縁 空洞12を形成する際のストップ層となる。基板 20 層2の一方または双方が破壊されたり、製造過程 の取り扱い中に破壊されるため、歩留まりが悪く なるという点である。その原因は、金属層1およ び絶縁層2の厚さが1~2μπ程度に非常に薄い ためである。このような欠点を除去すべく絶縁層 5が形成され、その一部はくりぬかれて空洞にな 25 2を厚くすると、測定容量に対する直列誤差分が 増加するため、測定誤差が犠牲となる一方、金属 層1を厚くすれば、金属層1、絶縁層2およびSi エピタキシヤル層 5 間の熱膨張係数の差のため に、温度変化によつて絶縁層2に割れが生じた る絶縁層2が形成され、さらにその上には金属層 30 り、各層間の熱応力によつてダイアフラム部の圧 カー変位特性が大きく変化するという問題が生じ る。

〔発明の目的〕

この発明はこのような事情のもとになされたも 35 ので、歩留まりが良好で、かつ温度特性の優れた 半導体形静電容量式圧力センサの製造方法を提供 することを目的とする。

(発明の要点)

その要点は、ダイアフラム部とともにキャパシ を通してSiエピタキシヤル層5の異方性エツチン 40 タンスを形成する電極部をP*低抵抗Si層により 形成することにより、熱膨張係数の差による温度 特性を改善するとともに、空洞形成時のアルカリ 系異方性化学エッチングに伴う発泡作用や製造過 程の取り扱いによる電極部の破壊を防いで歩留ま

5

りの向上を図るようにしたものである。 〔発明の実施例〕

第3図はこの発明の実施例を説明するためのセ ンサ断面図である。同図において、13はP⁺低 抵抗Si電極層、14は電極層、15はSi電極リー 5 ドであり、その他は第1図と同様である。

以下、同図を参照してこの発明の実施例を説明 する。

表面の結晶学的方向が (100) 面であるNまた オン打ち込み法や熱拡散法等によってP+層 (1020 cm⁻²程度)7をダイアフラムの厚さにした後、 CVD(Chemical Vapor Deposition: 化学反応を 利用した薄膜の形成方法) 法等によつてエピタキ さまで成長させる。なお、この層は、低抵抗とは せずにアルカリ系異方性化学エッチングを受け易 くしておくものとする。次に、P*層7と導通を 図るべく、低抵抗埋込み層6を作る。こうして作 られた集積体を挟むように、Si₂N₄、SiO₂(酸化 20 シリコン) 等の絶縁層2, 9を0.5~1μm程度形 成する。Si電極リード15を作るために絶縁層に 所定の開口を形成した後、P+低抵抗Si層 (1020cm -3程度)13を数+μm形成し、低抵抗Si電極層 13と絶縁層2を貫通するように開口3をあけ 25 11の変形に応じて変化するものである。 る。この場合、P⁺低抵抗層13を数+μπの厚 さにし得るのは、熱膨張係数が互いに殆んど同じ だからである。なお、低抵抗Si電極層13の開口 には、HF・HNO3系のエッチング液が用いられ る。また、このとき、ダイアフラム部を形成する 30 ために、絶縁層りを残すように、エッチングが行 なわれる。しかる後、これをKOH系やエチレン ジアミンとピロカテコール系の異方性エツチング 液に浸すと、抵抗の高いSi層(ここでは、エピタ 除去される。つまり、この異方性エッチング液 は、P⁺層を殆んどエツチングしない性質がある ため、充分な時間が経過すれば、第3図の如く、 P⁺層を残してダイアフラムが形成される。その めの金属農1および14をスパッタリング等によ つて形成する一方、ダイアフラム部11には表面 安定化層10を形成して、一連の工程を終了す る。

次に、第6図および第7図に基づいて、本実施 例の測定原理、すなわちダイヤフラム部11に加 わる圧力の測定がどのようにして行われるのかを 詳細に説明する。

圧力の測定にあたつては、まず、第6図に示し たように、本実施例のダイアフラム部11の側に 圧力導入口 16 a を有するシリコンあるいはガラ ス材料等からなる基板16を接合するとともに、 この基板 16に圧力導入管 17をロー付け等の手 はp型のSi単結晶基板 8 に、良く知られているイ 10 段により接合する。これにより、所望の測定点に おける圧力がダイアフラム部11に加わることに なる。つまり、ダイアフラム部11の変形(導入 圧力)に応じて、空洞12の容積が変化する。

そして、本実施例においては、第7図に示した シャル層 5 をキャパシタンスの空際に相当する厚 15 ように、絶縁層 2 と空洞 1 2 とに形成される 2個 のコンデンサの総合静電容量に対応する信号出力 を、低抵抗Si電極層13の一部に設けられた金属 層1と、低抵抗埋込み層6と導通する金属層14 とから取り出す構成となつている。

> なお、絶縁層2の部分に形成されるコンデンサ の静電容量Ccは絶縁層2の面積(S)とその厚 さ(t)で決まる(CcはS/tに比例する) -定値をとるものであり、空洞12の部分に形成さ れるコンデンサの静電容量Cxはダイアフラム部

したがつて、上述の金属層1と金属層14とか ら取り出される総合静電容量Csは次の式で表わ される。

$$Cs = \frac{Cs \cdot Cx}{Cc + Cx} = \frac{1}{\frac{1}{Cc} + \frac{1}{Cx}}$$

この式からも明らかなように、絶縁層2の部分 に形成されるコンデンサの静電容量Ccが、測定 精度に与える影響は大きいので、歩留り向上のた キシヤル層5と単結晶基板8)のみがエツチング 35 めといえども絶縁層2の厚さを大きくすることは 好ましくない。

そこで、本実施例においては、絶縁層2の上面 に低抵抗Si電極層13を形成することにより、有 害な絶縁層2の部分に形成される静電容量の値を 後、金線やアルミニウム線をポンデイングするた 40 増加させることなく(絶縁層2の厚みを増大する ことなく)、電極部分の強度を高めるようにして いる。したがつて、空洞12形成時のエッチング に伴う発泡作用や製造過程の取扱いによる電極部 分の破壊を防いで歩留りの向上を図ることができ

7

る。

また、第1図に示した従来装置にあつては、絶 緑層2と金属層1との熱膨張係数が異なるため、 周囲温度の変化が激しい状況では、電極部分がパ イメタルのような挙動を示し、圧力の変化がない 5 にもかかわらず空洞12の容量が変化してしまう 恐れがあるが、本実施例によれば、低抵抗Si電極 層13の熱膨張係数が絶縁層2のそれとほぼ等し いので、金属電極層を絶縁層の全域に形成する従 きる。

第4図はこの発明の他の実施例を説明するため のセンサ断面図である。これは、第3図における 金属層1と14のストレイ容量の特性改善を図る べく、上述の如き低抵抗埋込み層を省略し、電極 15 点を有するものである。 部4をP⁺層7に直接形成するようにしたもので、 その他は第3図と同様である。

第5図はこの発明のさらに別の実施例を説明す るためのセンサ断面図である。

打ち込みや熱拡散等の方法により形成するように したが、この実施例は該P+層7をSi単結晶基板 8の全面にわたりCVD法等によりエピタキシャ ル成長させた場合であり、こうすることにより、 することができるようにしたものである。なお、 その他の点は、第3,4図と同様である。

以上の実施例では、電極間ギャップ (空洞1 2) の形成とダイアフラム部11の形成とをアル うにしているが、Si単結晶基板 8 にP*層 7 を拡 散またはエピタキシヤル法によつて形成し、他の 異方性または等方性化学エッチングにて所望形状 のダイアフラム部を形成し、その後に、Siエピタ

キシャル層 5、絶縁層 2の成長等を上述の如く進 めるようにしても良いものである。なお、この場 合、Si単結晶基板 8 上の絶縁層 9 と安定化膜 1 0 は無くても差しつかえない。

8

[発明の効果]

この発明によれば、金属電極層のかわりにSiの P⁺低抵抗層を所定厚さ(数+μm)に形成する ようにしたゝめ、従来のものに比べて電極部の強 度が上がり、その結果、前述の如き発泡現象に伴 来装置に比べて、温度特性の向上を図ることがで 10 う破壊が防止され、歩留まりが向上するばかりで なく、その取り扱いが容易になるという効果がも たらされるものである。また、電極部にSiの低抵 抗層を用いているので、金属電極と比べて熱膨張 差によって生じる温度特性の劣化が防止される利

図面の額単な説明

第1図は半導体形静電容量式圧力センサの従来 例を示す構成図、第2図はダイアフラム部の形成 方法を説明するための説明図、第3図はこの発明 すなわち、以上の実施例では、 P^+ 層をイオン 20 の実施例を説明するためのセンサ断面図、第4図 はこの発明の他の実施例を説明するためのセンサ 断面図、第5図はこの発明のさらに他の実施例を 説明するためのセンサ断面図、第6図は第3図に 示した実施例の補助説明図、第7図は第3図に示 ダイアフラムの厚さを従来よりも一層正確に制御 25 した実施例の測定原理を説明するための図であ る。

符号説明、1,14……金属層、2,9……絶 緑層、3……開口、4……金属電極リード、5… …Siエピタキシヤル層、6……低抵抗埋込層、7 カリ系異方性化学エッチングにて同時に行なうよ 30 ······P*層、8 ······Si単結晶基板、10 ·····・表面 安定化膜、11……ダイアフラム部、12……空 洞、13 ······Si低抵抗電極層、15 ······Si電極リ ード。

